Z-80 MİKROİŞLEMCİSİNE BAĞLI GENEL AMAÇLI MERKEZİ İŞLEM BİRİMİ KARTI

M.Okay Y ALGIN

Elektronik Y ük. Müh.

Modern keşiflerin en ileri noktasını günümüzde sayısal bilgisayarlar almaktadır. On yıldan kısa bir sürede bilgisa yarların aritmetik ve mantıksal güçleri günümüzün karma şık işlemlerinde çok büyük rol oynamakta ve "kontrol" işlemlerine yöneltilmektedir. Sayısal bilgisayarlar, özel likle kontrol amacıyla kullanılanlar Süreç Denetim Bilgi sayar Sistemleri (S.D.B.S.) veya (Process Control Com puterSyttem) (P.C.CS.) olarakadbndmlmsktrtr.PCCS' lerin gücü parça parça yerine tüm sistemi kontrol altına alabilmelerinden kaynaklanmaktadır. Bu nedentede PCCS' ter sistemin süreç denetimine en optimum çözümü getir mektedir.

özellikte bilimsel çalışmalar ve süreç kontrol fonksiyon ları bilgisayar uygulamalarının yardımıyla gerçekleşmek tedir. Bütün bu çalışmalarla birçok bilgisayar sistemle rinde daha verimli ve uygun fiyatlarla çözümler ortaya atılmaktadır. Diğer bir deyişte, kişileri şaşırtacak derece de hızla "mikroişlemci" kavramı gelişen dünyaya sunul rouştur.

Elektronik ve bilgisayar endüstrisi mikrotşlemcütrin yay

gın uygulama alanları ve ucuz fiyatları ite dev adımlarla

ilerlemeye başlamıştır. Kısaca değinmek gerekirse tüm

müheodislik dallarında üretim gereksinimlerinde tekrar

lanan süreçlerin otomasyonlarında artık mikroiştemciter

yaygııvalarak kullanıknaktadır.

*.

Mikrojştemci kullanacak tasarlanan bilgMBtyarlar "Mikro bilgisayar" olarak adlandırılırlar. Bfe mita^Ugisayarın te mel unsurları dört tinedir: Bunlar, mikroişlemci, giriş, çıkış ve bellek üniteleridir. Bu unsurlar anayol (bus) ola rak adlandırılan genel bir haberleşme ağının etrafında yer alırlar.

Mikrobilgisayar sistemleri modüler (değişken) ya da tek karta yerleşik biçimlerde oluşturulabilirler. Modüler ya pı, süreç denetim uygulamalarında birçok avantaja

IGIRİSİM I

BUSİ

ŞEKİL 1. Modüler yapı

ANA BİLGİSAY AR sahiptir, özellikle * c ç denetimdeki »»tenis «Om veri akı şının kontrolünde, haberleşmede ve endüstride veri kont rolü ile uygulamalarda büyük kolaylık getirmektedir. Mo düler yapıya örnek olarak Şekil 1. incelenebilir. Modüler yapı, mikrobUghâyar sistemleri için bir yapım teknoloji sidir. Bu özettiğe sahip bk modüler bilgisayar sisteminde, standart ana yolrstaocbjrt boyut «e ştandartlaştıntmış art sistemler geitluB^(tMh^.$tandaı^afHy«tlafm en yaygın kdüarulanUfi " V M I , STD, EC8, EURO, MULTIBUS, S100, 9 BUS, G64 BUS'dır. Bir mikrobilgisayar siste mini oluşturan CPU (Central Processing Unit = Merke zi işJem Birimi), I/O (mput/Output = Giriş/Çıkış) bi rimteri, bellek geliştirme kardan, Analog Sayısal çevirici ler ve tüm ünüeter Mrbkteriyte Mr haberteşme ağı (yol grubu) üzerinden haberieşırter. Bu yollara " BUS" adı ve rildiği daha önce de tanımlanmıştır. Doğal olarak bu sis

ELEKTRİK MÜHENDİSLİĞİ 343'

temler, oluşturulan bilgisayar sistemine, kullanılan mik roişlemdye bağlı olarak belirli standartlar çevresinde tasarımlanmaktadır. "BUS" sistemlerinin oluşturulma sında gözönüne alınan faktörler mikroişlemci, ana bellek kapasitesi, "veri bit" sayısı, veri aktarım kapasitesi ve çok işlemcili kullanım olmaktadır. Ayrıca sistemlerin artan karmaşıklıkları nedeniyle eski sistem yapılarının gelecektekilerle uyumluluğunu sağlayabilecek yapıda 8, 16 ve 32 bit mikroişlemci yapılarına uygun "BUS" standartları da geliştirilmektedir. Kısaca örneklemek ge rekirse SI 0 0 , UNIBUS ve Q BUS, yüksek hız, yüksek veri ve geniş bellek kapasiteli sistemlerde kullanılır.

'STD Bus", modüler 8 Bitlik mikroişlemcili kart sistemle rinin fiziksel ve elektriksel niteliklerini standardize eder. Parçaların oluşturduğu sistem mikrobilgisayar sistemi olarak adlandırılırken bu parçalar alt sistemleri (sub systems) oluştururlar. Esas avantajı basitliği ve geniş kul lanım alanından gelmektedir. Ayrıca kart boyutlarındaki küçüklük özel amaçlı tasarımlara ekonomik bir çözüm getirir. Y alnız, adres kapasitesi küçüktür. "EURO .Bus" 1975 yılında PEP tarafından gerçekleştirilmiştir. Dİ N 41 61 2 tipi bağlayıcı (connector) üzerine gerçekleştiril miştir. 6800, 6808, 6809, Z 8 0 , 8085 tipi mikroişlem cilerin kullanımına uygun, kullanılan modüllerle çok ba sit bağlantı kurulabilen bir senkron "bus" sistemidir. " G 6 4 bus" ise asenkron veya senkron çalışabilen, 8 bit ile olduğu kadar 16 bit mikroişlemcilerle de kullanılabi len bir sistemdir.

VME, Dİ N 41 61 2 standardında C 9 6 tipi 96 uçlu bağla yıcı üzerinden kurulu 16/32 bit mikroişlemcilerle kulla nılabilen asenkron anayol sistemidir. Asenkron veri transferi ile çeşidi modüllerin hızları birbirinden bağım sız olabilir. Böylece daha ileri teknolojilere ve mikroiş lemci yapısına daha kolay uyum sağlanabilmektedir.

VME esas olarak 16 bit veri sistemi için geliştirilmiştir. Normal olarak ana bellek kapasitesi 16 MByte' dır ve 4K Byte kapasiteye kadar yükseltilebilir. " VME Bus" yapı sında genellikle MC 6 8 0 X X ailesinden mikroişlemciler kullanılır. Veri iletişim hızı çok yüksek olan bu sistemde, güçlü bir "bus control" sistemi ve çok işlemli yeteneği mevcuttur. Bilgisayar sistemi içinde fiyat kadar yer açı sından da ekonomik bir yapıya sahiptir. Bacak bağlantı ları Tablo 1'de verilmiştir.

Tablo 1 VME BUS

Uç Numarası A Sırası

B Sırası

D00

BBSY

D01

BCLR

D02

ACFAIL

D03

BG0IN

D04

BG0OUT

DOS

BG1IN

D06

BG1OUT

C Sırası

D08 D09 D10 D11 D12 D13 D14

8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 ,

30 31 32

D07 GND SY SCLK GND DSİ DSO W RITE GND DTACK GND AS GND IACK IACKIN

IACKOUT AM4 A07 A06 A05 A04 A03 A 02 A01

12V

BG2IN BG2OUT BG3IN BG3OUT BR0 BR1 BR2 BR3 AM0 AM1 AM2 AM3 GND SERCLK SERDAT GND IRO7 IRO6 IRO5 IRO4 IRO3 IRO2 IRO1 +5VSTDBY

D15 GND SY SFAIL BBRR

SY SRESET LW ORD AM5 A23 A22 A21 A20

A19

A18 A17 A16 A15 A14 A13 Al 2 A11 A10 A09 A08

+ 12V + 5V

"ECB Bus" Batı Alman Kontron Firması tarafından 1977'de piyasaya sunuldu. Bu sistem, 8 bitlik Z 8 0 , Z 800 mikroişlemcilerini taban seçerek geliştirilmiştir. Maksimum kapasitesi, 64 KByte'a kadar artırılabilir. "ECB Bus" sisteminde 8080,8085 ve NCS 80 0 tipi mik roişlemciler de kullanılabilmektedir. ECB sisteminin ba cak bağlantıları Tablo 2'de verilmektedir.

T.M.J CC**US

SIRA A

•AGLANT1»

MRAC

JIL

+JV

Ot

AOS

DO

ADO

D7

AD7

Di

ADİ

AD4

AS At WAIT\

• Al İ N ROY

W

«ST7JN

•USKOV *USM <A •usuov

ICI

SOO

Alt

SH>

• I1V

*\n

«STtJN

nv'

ADI

SV

1SV

VHI

ıto

AI7

AIO

+ISV

İt

ALE

SO

NMIN NMIN NMIN

HfFN

INTN

INUN

ııv

n

WK\

WtN

«H«N

VCMOS

VSAT

«DN

«TAN

HALIN HALIN

fVRCLN PHICLN RCSOUTN

KMKK

IOR0V

IOVM

J7

HFRSHV RFRSIf

A»

PMI

mı

MREQ\ M «£p\ IO/M\

•USACKN •USACKN KJJACKN

«EMTN «CSETN HSMN

sı

Koloni : ECB Bun Kolon H : CPUKartmdaECBBuı T Ty at ila m a M

Kolon m : 1/0 Kartında ECB Bııs. Uygulaması

Arire*

< [sayacH ^* ]

ŞEKÎL 2. CPU kartı blok diyagramı

Bir tasarımda anayol sisteminin seçimi, kullanılan mik roişlemcilerden başlayarak bilgisayar sistemi üretimin de uygulanan teknolojiye ve ürünün kullanılacağı yere kadar uzanmaktadır, örneğin, yağlı tozlu endüstriyel bölgelerde kullanılacak bir sistemin "bus" yapısı da uy gun olmalı, kullanılan bağlayıcı toz ve yağın iletkenler arasına girmesini önleyebilmelidir. Yanısıra üretim aşa masında birden fazla baskı katı (PCB) gerektiren sistem ler ancak uygun teknolojiye sahip ülkelerce kullanılabil mektedir. Bu açılardan ECB sistemi hem endüstriye dö nük bakıldığında hem de üretim açısından incelendiğinde en kolay üretilen ve en verimli sistemlerden biri olarak göze çarpmaktadır. Dolayısıyla bu çalışmada seçilme özelliklerinden biri olmuştur.

Çalışmada "ECB Bus" sistemini kullanarak Z 80Mikro işlemcili CPU (Merkezi işlem Birimi) kartı geliştirilmiş tir. Kartın ana blok diagramı Şekil 2'de görülmektedir. Bu kartın bellek yerleşimi bir 4 KByte kadar çıkarılan ROM alanı, bir 2KByte RAM alanı ve maksimum 4KByte kapasiteye kadar ulaşabilen bir ROM/RAM alanıdır.

ğinin uygulanmasında etken olan bir kontrol mantığı açıklanmıştır. Veri anayollarının iki yönlü ve korunmalı olarak dışarıya açılması 74LS245 tümleşik devresi ile başarılmıştır. 74LS245'in 1 nolu bacağından uygulanan DIR sinyali verinin akış yönünü kontrol etmektedir, DIR " 0 " iken veriler karta doğru alınmaktadır. DMA için ise yön tersine çevrilmektedir. IORQ\veM1\sinyalleri " OR" lanarak INTA\ sinyali üretmekte kullanılmaktadır. Çün kü INTA\ sinyali aktif olduğunda tampon (buffer) devre si "vektör interrupt" yapabilmek için hazır olmaktadır. Bu kontrol sinyalleri ile ilgili gerçeklik tablosu ve devre Şekil 3 ve Tablo 3'de görülebilir.

1ORQ\ " "

Adres ve veri yolları ile CPU kontrol sinyalleri dış dünya ya korunmalı olarak verilmiş ayrıca korumada yön kont rol devreleri ile DMA (Direct Memory Access = Doğru dan Bellek Erişimi) özelliği de karta kazandırılmış, ayni zamanda aşın akım yüklenmelerine karşın CPU koruması da gerçekleştirilmiştir. Veri anayolları ise iki yönlü " t r i state buffer" sistemi ile korunmuştur. Çalışma hızı ola rak 4 MHz standardı düşünülmüştür. Bu değerin 250 na nosaniyeden daha büyük okuma hızı olan EPROM'larda sorun yaratmasına karşın devrede bir de "bekleme (VVait)" devresi mevcuttur.

Z 80 serisi mikroişlemcileri 2.5, 4 ve 6 MHz hızlarında çalışabilen sırasıyla Z 80, Z 80A ve Z 80B'dir. Çalış mada Z 80A kullanılmıştır. Bu yazımda Z 80'in özel likleri ve detaylarına katalog bilgi olduğu için yer veril meyecektir. Yalnız sistemin çalışmasında ve DMA özelli

ŞEKİL 3. Kontrol sinyalleri

Tablo 3. "Directioü Control" sinyallerinin gerçeklik tablosu

BUSACK BUSACKV A B RD\ C DI R EA\

0 11

11t

10 1

1 111

EA/: Buffer Enable, active"low

DIR: High;Dataout

00 11

01 10

•

1 1 0 DMA 0 AÇTI VE

DMA 0 NON ACTIVE

0 1 1

WAIT\ sinyali karta kazandırılan bir özellik olarak görü lebilir. Zaten Z 80 mikroişlemcisinde kullanılan bu sin yal belirli bir geciktirme devresinden geçirilerek kullanıl mış ve böylece EPROM ların hız sorunu devreden kalk mıştır. WAIT\ sinyali yavaş bellek yapılan veya l/O ci hazları için kullanılan bir sinyaldir. WAIT\ sinyali düşük seviyede (mantıksal 0 iken CPU hiç bir işlem yapmaya cak w daha önceden gelmiş olan dış bellek ya da I A) ci hazları istemlerine cevap verecektir. Özellikle yüksek fre kansla çalışan sistemlerde uygun işlem hızlarının seçil mesi zorunludur. Örneğin 2716 ve 2732 EPROM 'larda bilgi giriş zamanı uzun olmakta ve CPU tarafından adres hndirmede soranlar çıkabilmektedir. Bu sorunun çözü münd* genel olarak iki yol izlenebilir :

ftk yöntem yüksek hızlı bellek seçimidir. Diğer bir deyişle giriş zamanı sırasıyla 350 nsan ve 250 nsan olan EPROM ve RAM seçimidir.*'' Fakat bu hızda EPROMlann kolay bulunmaması ve fiyat problemleri ikinci yöntemin kartta olmasında yarar olduğu izlenimini uyandırmaktadır, ikin ci yöntemde CPU yavaşlatılmakta ve normal, yani düşük hızlı EPROMMar kullanılmaktadır. 4 MHz hızda "wait" en az bir periyottuk (250 nsan) bekletme sağlamakta, böylece EPROM'a 500 nsan bir zaman tanınmaktadır, iş lem "D Tipi Flip Flop'Mar aracılığıyla gerçekleştirilmiş tir.

Eğer iki EPROM seçilirse, bir kısa devrdeme (jumper) üstemi He iki EPROM olduğunu adreslemeden belirtme özdligı sağlanmakta böylece her iki EPROM da WAIT özelliğinden yjrarlanmaktadır. VVAIT devresi sistemden Çikanitnak istenirse, bîr tel bağlaç bu işi yapabilmekte dir. Ayrtc» karta dışandan bekletme yollamak mümkün olabilmekledir. Z gO B (6 MHz) kullanıldığında VVAIT süresi 333 nanosaniye olmaktadır.

Mikroişlemci hm olarak 4.0 MHz seçilmiştir. Bu hız Z 80 A CPU için mümkün olan en yüksek hızdır. Hızın elde edilmesi için 8.0 MHz'lik kristal kullanılmış ve osila tör devre çıkışındaki frekans ikiye bölünerek verilmiştir. Bunun nedeni periyottaki düzgünlük ve bir periyottaki " 1 " , "O" vurumlafımjaki eşitliği elde edebilmektir. Böy lece adresleme ile zamanlama işlemleri de regüle edilmek tedir. Hız, bur tel bağlaç ile kristal frekansına göre ayar lanabilir. Dolayısıyla gerektiğinde kristal frekansının dör de böjönerek çalıştırılması 4a mümkün olmaktadır.

PEU£K DÜZENİ

Bdtafc ünitesi üç adet tümleşik devre alanından oluşur. Bu aknlar yerleştirilecek ROM veya RAM tip ve kapasi telerine göre tanımlanabilmektedir. Adresleme ve kapasi teler kullanıcı tarafından seçilebilir. Genellikle, temel uy gulamalar için bir ROM ve bir RAM tümleşik devre gerek mektedir. ROM'lar 2716 (2048x8) ya da 2732 (4096x8), Ultra Vîolet Erasabte CMOS PROM, RAM ise 6116 (2048x8) Sutic RAM şeklinde uygulanmaktadır. Müm

kün olan bellek düzeni Tablo 4'te verildiği gibi üçerli altı gruptan oluşmuştur.

Tablo 4

Bellek Alanı 1 2 3

I

2716 2716 6116

22771166 2732 6116

III

22771166 6116 6116

IV

2732 2716 6116

2732 2732 6116

VI

2732 6116 6116

Adres seçimi çoğullayıcı 74LS138 tümleşik devresi ve 74LS08 tümleşik devresindeki "VE" kapıları ile oluştu rulmuştur. "VE" kapılarının çıkışları belleklerin CS\ gi rişlerine bağlanarak adres seçimi yapılabilmektedir. Ay rıca bir EPROM kullanımında bir direnç aracılığıyla ikin ci alanın RAM alanı olarak kullanılması sağlanmıştır. Bu rada adres seçimindeki bağlantılar ayarlı anahtarla (DİP Switch) yapılmaktadır. Seçilen bellek adresleri ve kapa siteleri ise Tablo 5'te görülmektedir.

Tablo 5. Bellek Yapılan, Kapasite ve Adresleri

T.D. 1

T.D. 2

T.D. 3

2716 2K 0000 H 07FFH

0800 H OFFFH

6116 2K 1000 H 17FFH

2716 2K

0000 H 07FFH

2732 4K 0800 H 17FFH

6116 2K 1800H 1FFFH

1000 H 17FFH

6116 2K 1800 H 1FFFH

2732 4K 1000 H 1FFFH

6116 2K 2000 H 27FFH

RESET\, CPU işlevlerini en baştan yaptırma, diğer bir deyişle sistemi yeni açmış gibi işlemlerin baştan alınma sını sağlayan bir sinyaldir. Bu sinyal sisteme güç verildi ğinde ya da RESET düğmesine basıldığında mantıksal olarak düşük seviyeye geçerek sistemi "reset" eder. Tasa rımlanan devrede bu işlemi yapan ayn bir blok da mev cuttur. 74LS122 tümleşik devresi ile gerçekleştirilen bu blok, kendisine bağlı bir mikro anahtar yardımıyla ve bir kondansatör direnç devresiyle RESET\ sinyalini üretir. Normalde " 1 " mantık seviyesinde olan sinyal, "reset" düğmesine basıldığında kondansatör üzerinden boşalma

(*) Bu giriş zamanları, çalışmanın gerçekleştirildiği sırada pi yasada varolan bellek özelliklerine göre verilmiştir.

ve tekrar dolma süresine göre mantıksal "O" düzeyine in mekte ve 20 mikrosaniyelik bir vurum üretmektedir. Bu süre CPU "reset" olabilme süresinin üzerinde bir zaman olarak tutulmuştur. Ayrıca sinyalin, "bus" üzerinde bağ layıcı aracılığıyla, kart dışındaki sistemleri de "reset" etmesi mümkün olmaktadır.

Kartın Test Çalışmaları: Kartın çalışma şartlarına uygun

luğu dışarıdan bağlanan ECB bus yapısına uygun iki adet

I/O kartı ile yapılmıştır. Toplam sistem iki tane l/O kartı,

bir CPU kartı ve bir besleme kartı ile oluşturulmuştur.

Temel fonksiyonlar, örneğin "reset", "wait" vb. normal

işlemlerin testleri, sinyallerin uygun limitlerde olup olma

dığını ve fonksiyonlarını yapıp yapmadığını osiloskop

aracılığıyla incelenerek yapılmıştır. Veri ve Adres yolları

testi ise dışarıya adresleme yapan ve çeşitli sinyalleme

sistemleri üreten bir yazılım rutini ile I/O kartlarını seçe

rek incelenmiştir, ikinci test kartının blok diagramı Şe

kil 4'de gösterilmiş, gerekli yazılımlar adres değiştirme

yöntemleriyle EPROMlar kullanılarak test edilmişler

dir.

»

CltM * Ut*.

V« i Vohı

—i l

PA r r~

1 r1j:

1/0 KAPISI

—» K

Adres

rH

• ı/o KAPIsı

1 Adres AY olu —

Koni'oi Sinyalleri •^=3

İu

ŞEKİL 4. İkinci test kartının blok diyagramı

Test Yazılımı : Sistemin çalışması CPU kartı ile l/O kart larının adres ve bilgi aktarımının testi ile kontrol edilmiş tir. Kart adresleri sırasıyla seçilmiş ve bilgi olarak aktarı lan çeşitli sıklıktaki kare dalga serileri l/O kartlarının bi risinin çıkışında yanıp sönen LED'ler, diğerinde ise osilos koptan izlenmiştir. Bu işlemin yapıldığı rutin Tablo 6'da verilmiştir. Her iki I/O kartının derlenebilmesi ve doğru seçimin ya pılıp yapılmadığının belirlenmesi için adresler sırasıyla 8300 H, 8000 H, 8100 H, 8200 H, ile 8700 H, 8400 H, 8500 H ve 8600 H olarak ayarlanmış böylece test kartı

üzerindeki her iki 8255'in çıkışlarında da kare dalgalar elde edilmesi sağlanmıştır. Bu test sonucunda, CPU kar tının doğru adresleme ve doğru işlem yaptığı çıkışlardaki istenen dalga şeklini osiloskoptan ve yanıp sönen LED'ler ile izlenmiştir.

DMA testlerinde ise, BUSREQ\ sinyalinin aktif olması halinde Tablo 3'deki şartların sağlanıp sağlanmadığının incelenmesi zorunluluğu getirmektedir. Bu nedenle BUSREO\ sinyali arka plandaki "bus" sisteminde " 0 " se viyesine indirildi. Aynı anda Tablo 3'deki tüm sinyaller incelendi. "Bus" yönlendiricilerinin "tri state" durumu na geçtiğinde dışardaki cihazın bellekler ile doğrudan ilişkiye geçme koşulu görüldü. Bu konumda yanıp sönen LED'lerin bir noktada kaldığı, BUSREO\ sinyalinin aktif konumdan çıkınca sayma işlemine devam ettiği gözlen miştir. Tüm bu test aşamaları, Tablo 3'deki şartlan ince lemede geçerli görülerek teorik olarak var olan işlevlerin pratikteki çalışmada da varlığı, dolayısıyla kartın DMA özelliğine sahip olarak hatasız çalıştığı belirlenmiştir.

Kartın daha geliştirilmiş ileri bir aşamasından beklenen, I/O kartı üzerindeki tümleşik devreler ile gerekli mantık ve kontrol devrelerinin de CPU kartı üzerine eklenerek tüm sistemin tek bir karta indirgenmesi olmaktadır. <**)

MNEMONIC

LP SP, #1 900 LD HL, #8003» LD(HL), 128 STA : LD B, 255 LP3 : HL, #8000» LD (HL), B PUSHBC LD B, 255 LP2 : LDHL, #8001» LD (HL), B PUSHBC LD B, 255 LP1 : LD HL, #8002» LD(HL), B DJNZLP1 POPBC DJNZ LP2 POPBC DJNZLP3 JRSTA

Tablo 6. Test Rutini

OPCODE

AÇIKLAMA

31 0019 2103 80

36 80 06 FF 210080

70 C5 06 FF 210180 70 C5 06 FF 210280 70 10 FA C1 10 FO C1 10 E6 18 E2

STACKPOINTER BELİRLE CNWR ADRESİNİ BELİRLE CNWR Y İ Y OKLE SAY ACI Y OKLE PORTAY IY OKLE PORT A ADRESİNİ B Y E Y ÜKLE PORT A ADRESİNİ SAKLA TEKRAR BELİRLE PORT B Y İ Y OKLE PORT 8 ADRESİNİ B Y E Y OKLE PORT B ADRESİNİ SAKLA TEKRAR BELİRLE PORT C Y İ Y OKLE PORT C ADRESİNİ B Y E Y OKLE PORT C İ Çİ N SAY MAY A BAŞLA PORT B ADRESİNİ AL PORT B İ Çİ N SAY MAY A BAŞLA PORT A ADRESİNİ AL PORT A İ Çİ N SAY MAY A BAŞLA TEKRAR BAŞA DON

(**) Yazının fazla detaylı "l"««i"H.n kaçınmak amacıyla kar tın ve test k a r t ' a " " ' " ana devre şemaları verilmeyip yerine temel blok diagramlar tercih edilmiştir.